Retourner au contenu. Retourner à la navigation
  ARDYT  
Actions sur le document

Publications from ARDyT Project Members


Journals

  • Science of Computer Programming (Elsevier).  vol. 96, part 1, pp. 156-174, December 2014 (Special issue on Advances in Smalltalk based Systems)
    Title: Model-Driven Toolset for Embedded Reconfigurable Cores: Flexible Prototyping and Software -like Debugging
    Authors: L. Lagadec, C. Teodorov, J-C. Le Lann, D. Picard and E. Fabiani
    DOI: 10.1016/j.scico.2014.02.015
  • IEEE Transactions on Circuits and Systems - I: Regular Papers. vol. 61, no. 6, pp. 1687-1700, June 2014
    Title:  Design of reverse converters for general RNS moduli sets { 2^k, 2^n-1, 2^n+1, 2^{n-1}-1 } and { 2^k, 2^n-1, 2^n+1, 2^{n+1}-1 } (n even)
    Authors: P. Patronik and S. J. Piestrak

International Conferences


Workshops


National Conferences and Events

  • Paper at Compas, July 5-8, 2016, Lorient
    Title: Plateforme matérielle-logicielle d'émulation de fautes pour des opérateurs arithmétiques
    Authors: P. Guilloux , A. Tisserand
  • Poster at Colloque GDR SoC-SiP, June 8-10, Nantes
    Title: Plateforme matérielle-logicielle à bas coût pour l'émulation de fautes
    Authors: P. Guilloux , A. Tisserand
    Access to the paper: https://hal.archives-ouvertes.fr/hal-01346576
  • Paper at ComPAS June 30 - July 3, 2015, Lille
    Title: Phadeo : un environnement pour FPGA virtuel
    Authors: S. Tleye, C. Teodorov, E. Fabiani, L. Lagadec
  • Paper at ComPAS June 30 - July 3, 2015, Lille
    Title: Fast Prototyping of a New Reconfigurable Architecture : Toward Tailored Space FPGA
    Authors: C. Basha Basheer Ahmed, S. Pillement, L. Lagadec and A. Tisserand
  • Poster at Colloque GDR SoC-SiP June 11-13 June, 2014, Paris
    Title: Design of fault-secure FIR filters protected using residue codes
    Authors: S. J. Piestrak and P. Patronik,
  • Paper presented at the Conférence d’informatique en Parallélisme, Architecture et Système (ComPAS), Avril 22-25, 2014, Neuchâtel, Switzerland
    Title: FPGAs virtuels : enjeux et usages
    Author: L. Lagadec
  • Presentation at GRETSI 2013, September , Brest
    Title: Intégration d’opérateurs adaptés aux fautes dans une architecture reconfigurable
    Authors: B. Maaloul, E. Fabiani, L. Lagadec
  • Presentation of the ARDyT project at GDR ISIS, 2013 July 2, Paris       [Slides PDF]
    ISIS Meeting on "Utilisation de codes détecteurs et/ou correcteurs d'erreurs pour fiabiliser les traitements numériques au sein de circuits non fiables"
  • Journée GDR-ISIS sur "Utilisation de codes détecteurs et/ou correcteurs d'erreurs pour fiabiliser les traitements numériques au sein d'architectures non fiables", 2 juillet 2013, Paris
    Title: On-line error detection in arithmetic circuits using error detecting codes
    Authors: S. J. Piestrak
  • Poster at Colloque GDR SoC-SiP 2013 June 10-12, Lyon        [Poster PDF and corresponding paper PDF]
    Title: An Overview : Dynamically Reconfigurable Fault Tolerant FPGA Architecture
    Author: C. Basha Ahmed Basheer and S. Pillement
  • Poster at Colloque GDR SoC-SiP 2013 June 10-12, Lyon
    Title: Evolution d'une chaine d'outils pour le prototypage d'architectures reconfigurables tolérantes aux fautes
    Author: B. Maaloul
  • Paper presented at the ComPAS / Symposium en Architectures nouvelles de machines, 2013 January 15-18, Grenoble
    Title: "Opérateur matériel de tests de divisibilité par des petites constantes sur de très grands entiers"
    Authors: K. Bigou, T. Chabrier et A. Tisserand

    Link to the paper and slides:




Par Arnaud TisserandDernière modification 24/02/2017 12:07